比利时半导体研究中心imec的研究人员推出了一种NAND-DRAM混合内存架构，据报道，这是专为内存应用设计的电荷耦合器件(CCD)技术的第一个三维(3D)实现。这一开发旨在解决人工智能 (AI) 计算中当前的内存墙问题，其中 GPU 和加速器等处理单元由于内存带宽和功效不足而面临延迟。
新架构将 DRAM 的速度和可重写性与 NAND 存储通常相关的密度和效率融为一体。历史上，CCD 技术曾用于数码相机、视频设备和科学成像，但imec 的创新将其重新用于高级存储功能。
3D CCD 架构允许垂直堆叠存储单元，这与将单元排列在平面上的传统 DRAM 不同。这种垂直排列降低了制造成本和泄漏，克服了 DRAM 技术之前遇到的限制。该设计采用氧化铟镓锌 (IGZO) 作为硅的替代品，有望减少泄漏并提高流程中的数据保留能力。
尽管目前使用的堆叠层数量有限，但 Imec 已通过其原型展示了超过 4 MHz 的电荷传输速度。该架构具有类似于 NAND 技术的可扩展性潜力，现有商用芯片的堆叠层数超过 200 层。
imec 存储内存项目总监 Maarten Rosmeulen 表示，该架构的设计支持块级数据访问，而不是传统 DRAM 的字节寻址性质，使其更适合现代人工智能工作负载。 Rosmeulen表示，新器件可以作为集成到3D NAND闪存串架构中的缓冲存储器，优化成本效益和位密度。
混合架构预计将提高耐用性并减少磨损，这可能有利于人工智能训练和推理任务的发展。 Imec 计划将该架构定位为 Compute Express Link (CXL) Type-3 设备，促进 GPU、CPU 和加速器之间的连接——这是人工智能模型扩展到本地 GPU 资源能力之外的一个重要因素。
虽然原型呈现出显着的进步，但imec也承认存在一些挑战，包括热行为、层数缩放以及与现有系统的实际集成。如果成功克服这些障碍，混合架构可能有助于降低人工智能基础设施中与 DRAM 相关的大量成本。
<小时/>
